Arasan 推出用於 FPGA 的 MIPI DSI IP，支援全 C-PHY 2.0 速度
Arasan宣佈其MIPIDSIIP立即可用，支援高達54.72Gbps的 C-PHYv2.0速度，適用於FPGA設計 加州聖荷西2022年11月10日/美通社/--Arasan發佈了全新版本的MIPIDSIIP，它符合DSI-2v1.0規範，支援高達54.72Gbps的C-PHYv2.0速度，以8Gbps（1通道）運行，用於FPGA設計。該IP旨在滿足FPGA時間限制，以低於200Mhz的較慢頻率運行，同時仍提供必要的頻寬。Arasan用於 FPGA的MIPIDSIIP已與其 MIPIC-PH