Arasan 推出用於 FPGA 的 MIPI CSI IP,支援全 C-PHY 2.0 速度
Arasan宣佈其MIPICSIIP立即可用,支持高達54.72Gbps的 C-PHYv2.0速度(當所有3個通道以高達8Gsps的速度運行時),適用於 FPGA設計加州聖荷西2022年11月15日/美通社/--Arasan發佈了全新版本的MIPICSIIP,它符合CSI-2v2.1規範,支援C-PHYv2.0速度,以高達8Gbps(1通道)運行,用於FPGA設計。該IP旨在滿足FPGA時間限制,以較慢頻率運行,同時仍提供必要的頻寬。Arasan謹守標語「WeareCompliance」(我們合